ÖZET Anahtar Kelimeler: FPGA, 80C51, HDL Dijital devrelerin karmaşıklığının giderek artması tasarım metotlarının da gelişmesini gerektirmiştir. Geleneksel metotların yerini, tasarım süresini ve maliyeti azaltan, esnek yapıları sayesinde tasarımcıya büyük kolaylık getiren "donanım tanımlama dilleri" (HDL) almıştır. Bir donanım tanımlama dili yardımıyla bir çok alt birimden oluşan tasarım tek bir programlanabilir elemana yüklenebilir ve bu sayede tek bir çip içerisinde bir sistem (SoC) oluşturularak baskı devre çıkarma, lehimleme gibi hem uzun süren hem de maliyeti arttıran işlemler devreden çıkartılabilir. "SoC" teknolojisinde tasarımı meydana getiren birimler bir donanım tanımlama dili yardımıyla ifade edilir. Tanımlanan sistemin mantıksal olarak doğruluğunun testi için fonksiyonel simülasyon aşaması gerçekleştirildikten sonra bütün birimler sentezlenerek tasarımı meydana getiren bağlantılar oluşturulur. Sentezleme sonrasında ise yerleştirme ve bağlama basamağına geçilir. Yerleştirme ve bağlama işleminden sonra yapılan simülasyon ile tasarımın zamansal açıdan gerekli şartlan sağlayıp sağlamadığı gözlemlenebilir. Bütün birimler, sentezleme ve yerleştirme işlemleri sonunda tekrar programlanabilir bir tümleşik devreye aktarılır. Sistemin uygulama aşamasında gerek büyük kapasiteleri ve gerekse de esnek yapılarından dolayı FPGA tümleşik devreleri tercih edilmektedir. Intel 80C51 mikrodenetleyicisi, kullanım kolaylığı, esnekliği v.b. özellikleri sayesinde mikrodenetleyici piyasasına hakim olmuştur ve bu yüzden çoğu elektronik devre tasarımında yaygın olarak kullanılmaktadır. Fakat gerçek-zaman uygulamalarında ek bir donanıma gerek duyması sebebiyle ve maliyet / performans oranının optimal düzeyde tutulabilmesi açısından amaca yönelik olarak yeniden biçimlendirilme gerekliliği ortaya çıkmıştır. Gerçekleştirilecek tasarımın özelliğine göre zamanlayıcı / sayıcı ve seri haberleşme birimlerinin sayısının belirlenmesi, gerekli olan komut setinin tercih edilmesi, hafıza birimlerinin miktarının ihtiyaca yönelik olarak seçilmesi düşük maliyet / makul performans oranını sağlayacaktır. Bu çalışmada, endüstriyel alandaki uygulamaların gereksinimlerini karşılayacak şekilde ve kullanıcının isteği doğrultusunda, çevre birimlerinin sayısı ve türü, hafıza birimlerinin büyüklüğü, komut seti, komut işleme süresi belirlenebilen SAU80C51 olarak adlandırılan IP-core (İşlemci tabanlı çekirdek), tasarımı gerçekleştirilmiştir. Biçimlendirme işlemi bir donanım tanımlama dili (HDL) yardımıyla FPGA mimarileri kullanılarak yapılmıştır. Gerçek zaman sayma birimi (RTC) bağımsız bir birim olarak tasarlanıp, çekirdeğe entegre edilmiştir. xvıı
SUMMARY Keywords: FPGA, 80C51, HDL The increase in digital circuits complexity, new design methods need to be developed. Traditional methods have been replaced with "hardware description languages (HDL), which have flexible structures, short design cycle and low-cost. A design composes a number of sub-units can be downloaded into a programmable device by using an HDL. Therefore, a system (SoC) in a single chip can be created without doing processes which increase the cost and time consuming such as forming a PCB and soldering. In SoC technology, design units are described with a hardware description language. To test the logical verification of the described system, a functional simulation process is realised, then the netlist of the design are formed with synthesising all units. After timing simulation, routing processes are realised. Later timing-simulation can be done to observe whether the design meets necessary timing requirements or not. Then all units are downloaded into a programmable device. In the implementation step, FPGA devices are preferred because of their huge capacity and flexible structures. Intel 80C51 microcontroller has dominated the microcontroller market due to properties such as ease of use and flexibility. Therefore, it has widespread usage in electronic circuits design. Howewer, The need of purpose-oriented reconfiguration t is appeared due to the requirements of additional hardware in the real time applications and keeping the cost / performance ratio within optimal level. According to configuration properties of design to be realized, the determination of the number of timer / counter and serial communication units and the selection necessary command set and memory units capacity provides low cost / performance. In this study, design of IP-core (process based core) called S AU80C5 1 in which the number of peripheral units and their type, the capacity of memory units, the command set and command cycle can be determined by user depending on industrial application's requirements is realized. Configuration process is done by means of a hardware description language using FPGA architecture. Real time counter (RTC) is designed as an independent unit and then integrated into the core. XVlll
